

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 04-056888

(43)Date of publication of application : 24.02.1992

(51)Int.Cl. G09G 3/20
G02F 1/133

(21)Application number : 02-164065 (71)Applicant : NIPPON TELEGR & TELEPH
CORP <NTT>


(22)Date of filing : 25.06.1990 (72)Inventor : NAKAMURA MASATO
NAKAJIMA HIDEKI

(54) DOT MATRIX DRIVING CIRCUIT

(57)Abstract:

PURPOSE: To remove or reduce the dispersion of offset voltages outputted from each DC amplifier and to faithfully outputs an input signal by subtracting the output offset voltage of the individual DC amplifier constituting a dot matrix driving circuit from the input signal and outputting the subtracted value.

CONSTITUTION: In a period for subtracting an output offset voltage from an input signal and outputting the subtracted value, switches 18, 20, 22 are opened and a switch 21 is closed. A signal voltage stored in a sampling/holding circuit 13 and the output offset voltage stored in a capacitor 19 are respectively inputted to the non-inversional input terminal 14 and inversional input terminal 15 of a differential amplifier 16. The amplifier 16 amplifies and outputs the difference between the signal voltage and the output offset voltage respectively inputted to the driving input terminals 14, 15. Consequently, the output offset voltage generated due to the difference of characteristics of semiconductor elements constituting the DC amplifier which is an individual reference unit can be removed or reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A) 平4-56888

⑬ Int. Cl.⁵

G 09 G 3/20
G 02 F 1/133

識別記号

5 0 5 K

庁内整理番号

9176-5G
7634-2K

⑭ 公開 平成4年(1992)2月24日

審査請求 未請求 請求項の数 1 (全6頁)

⑮ 発明の名称 ドットマトリクス駆動回路

⑯ 特 願 平2-164065

⑰ 出 願 平2(1990)6月25日

⑱ 発 明 者 中 村 正 人 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内

⑲ 発 明 者 中 嶋 秀 樹 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内

⑳ 出 願 人 日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号

㉑ 代 理 人 弁理士 中村 純之助

明 細 書

1. 発明の名称

ドットマトリクス駆動回路

2. 特許請求の範囲

1. アナログ信号を入力とし、上記アナログ信号を複数の駆動回路に分配し、記憶して、上記複数の駆動回路の出力端子から上記記憶されたアナログ信号を出力するドットマトリクス駆動回路において、上記各駆動回路は、直流増幅器と、上記直流増幅器の出力オフセット電圧を記憶するためのコンデンサと、上記直流増幅器への入力信号を切り替えるためのスイッチと、上記コンデンサに接続する信号を切り替えるためのスイッチとを有し、時分割処理によって、上記直流増幅器の出力オフセット電圧を上記コンデンサに記憶する第1の期間と、上記コンデンサに記憶された出力オフセット電圧を上記直流増幅器の入力信号から減算して出力する第2の期間とを設け、上記第1の期間において上記直流増幅器に発生する出力オフセット電圧を上記コンデンサに記憶し、上記第

2の期間において上記コンデンサに記憶された出力オフセット電圧を上記直流増幅器の入力信号から減算して出力することにより、上記直流増幅器の出力オフセット電圧を除去または低減し、複数のアナログ出力信号間のオフセット電圧のばらつきを除去または低減することを特徴とするドットマトリクス駆動回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はアナログ信号を処理するドットマトリクス駆動回路に関する。

(従来の技術)

ドットマトリクス型表示装置は複数の駆動信号を必要とし、階調表示を行うために駆動信号としてアナログ信号を用いる方式が多く使用されている。この場合、アナログ信号を出力することのできる多出力のドットマトリクス駆動回路が必要である。

第7図は、従来のドットマトリクス駆動回路全体を示すブロック図である。1はドットマトリク

ス駆動回路、2は入力信号端子、3-1~3-Nは複数の駆動回路であるサンプルホールド回路(S/H回路)、4-1~4-Nは直流増幅器(AMP)、5-1~5-Nは出力信号端子である。

アナログ信号を出力するドットマトリクス駆動回路1は、サンプルホールド回路3-1~3-Nと直流増幅器4-1~4-Nを組み合わせた回路を基本単位回路とし、これを並列に複数接続した回路構成となっている。入力信号端子2から入力されたアナログ信号を各サンプルホールド回路3-1~3-Nで選択的に取り込み、記憶し、その記憶したアナログ信号を直流増幅器4-1~4-Nで増幅して複数の出力端子5-1~5-Nから出力する。

第8図は、従来のドットマトリクス駆動回路の基本単位回路の回路構成図である。6は入力信号端子、7はサンプルホールド回路、10は差動増幅器、8は差動増幅器10の非反転入力端子、9は差動増幅器10の反転入力端子、11は出力信

号端子である。

サンプルホールド回路7に記憶された信号を、差動増幅器10の非反転入力端子8に入力し、差動増幅器10の出力を反転入力端子9に入力することによって負帰還をかける構成となっている。

〔発明が解決しようとする課題〕

従来のアナログ信号を出力するドットマトリクス駆動回路1では、入力されたアナログ信号を複数のサンプルホールド回路3-1~3-Nに分配して取り込み、記憶し、さらに直流増幅器4-1~4-Nで増幅して出力されるが、直流増幅器4-1~4-Nを構成する半導体素子の特性に違いがあると、複数の直流増幅器4-1~4-Nの出力オフセット電圧にばらつきが生じ、複数の出力信号間でばらつきが生じるため、入力信号を忠実に出力することが困難であった。

本発明の目的は、上記問題点を解決し、直流増幅器の出力オフセット電圧のばらつきを除去または低減して入力信号を忠実に出力することにある。

〔課題を解決するための手段〕

上記目的を解決するために、本発明は、ドットマトリクス駆動回路を構成する個々の直流増幅器の出力オフセット電圧を入力信号から減算して出力することにより、個々の直流増幅器の出力オフセット電圧を除去または低減し、複数の出力信号間のオフセット電圧のばらつきを補正するものである。

すなわち、本発明のドットマトリクス駆動回路は、アナログ信号を入力とし、上記アナログ信号を複数の駆動回路に分配し、記憶して、上記複数の駆動回路の出力端子から上記記憶されたアナログ信号を出力するドットマトリクス駆動回路において、上記各駆動回路は、直流増幅器と、上記直流増幅器の出力オフセット電圧を記憶するためのコンデンサと、上記直流増幅器への入力信号を切り替えるためのスイッチと、上記コンデンサに接続する信号を切り替えるためのスイッチとを有し、時分割処理によって、上記直流増幅器の上記出力オフセット電圧を上記コンデンサに記憶する第1の期間と、上記コンデンサに記憶された出力オフ

セット電圧を上記直流増幅器の入力信号から減算して出力する第2の期間とを設け、上記第1の期間において上記直流増幅器に発生する出力オフセット電圧を上記コンデンサに記憶し、上記第2の期間において上記コンデンサに記憶された出力オフセット電圧を上記直流増幅器の入力信号から減算して出力することにより、上記直流増幅器の出力オフセット電圧を除去または低減し、複数のアナログ出力信号間のオフセット電圧のばらつきを除去または低減することを特徴とする。

〔作用〕

本発明のドットマトリクス駆動回路は、上記の構成により個々の基本単位回路に直流増幅器の出力オフセット電圧を補正する機能を設けたので、基本単位回路の出力オフセット電圧を除去または低減し、複数の出力信号間のオフセット電圧のばらつきを補正することができる。

〔実施例〕

実施例1

第1図は、本発明のドットマトリクス駆動回路

の第1の実施例の基本単位回路の回路構成図、第2図、第3図は、それぞれ第1図の基本単位回路の動作原理を説明するための回路構成図である。

12は入力信号端子、13はサンプルホールド回路、16は差動増幅器、14は差動増幅器16の非反転入力端子、15は差動増幅器16の反転入力端子、17は出力信号端子、18、20、21、22はスイッチ、19はコンデンサ、23、24は接地、第2図において、25は出力信号端子、第3図において、26は入力信号端子、27は出力信号端子である。

本実施例では、負帰還構成の差動増幅器16の反転入力端子15に出力オフセット電圧を記憶するためのコンデンサ19を付加し、さらに信号を切り替えるためのスイッチ18、20、21、22を付加した回路構成となっている。まず、差動増幅器16の出力オフセット電圧をコンデンサ19に記憶する期間（第1の期間）において、第2図に示すようにスイッチ18、20、22を閉じ、スイッチ21（第1図）を開く。これによ

ットマトリクス駆動回路の複数の出力信号間のオフセット電圧のばらつきを除去または低減することができる。

実施例2

第4図は、本発明のドットマトリクス駆動回路の第2の実施例の基本単位回路の回路構成図、第5図、第6図は、それぞれ第4図の基本単位回路の動作原理を説明するための回路構成図である。28は入力信号端子、29はサンプルホールド回路、32は差動増幅器、30は差動増幅器32の非反転入力端子、31は差動増幅器32の反転入力端子、33は出力信号端子、34、36、37はスイッチ、35はコンデンサ、38は接地、第5図において、39は出力信号端子、第6図において、40は入力信号端子、41は出力信号端子である。

本実施例では、信号電圧を入力する非反転入力端子30に出力オフセット電圧を記憶するためのコンデンサ35を付加し、信号を切り替えるためのスイッチ34、36、37を付加した回路構成

で、非反転入力端子14が接地され、入力信号電圧が零となる。このときに、出力端子25に出力オフセット電圧が現われ、この出力オフセット電圧はスイッチ20を経由してコンデンサ19に記憶される。

一方、入力信号から出力オフセット電圧を減算して出力する期間（第2の期間）においては、スイッチ18、20、22（第1図）を開き、第3図に示すようにスイッチ21を閉じることにより、サンプルホールド回路13に記憶された信号電圧と、コンデンサ19に記憶された出力オフセット電圧とをそれぞれ差動増幅器16の非反転入力端子14、反転入力端子15に入力する。差動増幅器16では差動入力端子14、15に入力された信号電圧と出力オフセット電圧との差を増幅して出力するので基本単位回路の出力オフセット電圧を除去または低減することができる。

上記基本単位回路についての出力オフセット電圧の補正を、ドットマトリクス駆動回路を構成する全ての基本単位回路に採用することによって、

である。この場合、第1の期間において、第5図に示すようにスイッチ34、37を閉じ、スイッチ36（第4図）を開く。これによって、非反転入力端子30が接地され、直流増幅器32の入力電圧は零になる。このとき、出力端子39に発生する出力オフセット電圧は、スイッチ37を経由してコンデンサ35に記憶される。

第2の期間には、第6図に示すようにスイッチ36を閉じ、スイッチ34、37（第4図）を開く。これにより、コンデンサ35の両端の電圧はサンプルホールド回路29に記憶された信号電圧からコンデンサ35に記憶された出力オフセット電圧を減算した値となり、非反転入力端子30にこの信号電圧を入力することとなる。これによって基本単位回路の出力オフセット電圧を除去または低減することができる。

上記基本単位回路についての出力オフセット電圧の補正を、ドットマトリクス駆動回路を構成する全ての基本単位回路に採用することによって、ドットマトリクス駆動回路の複数の出力信号間の

オフセット電圧のばらつきを除去または低減することができる。

以上本発明を上記実施例に基づいて具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

〔発明の効果〕

以上説明したように、本発明によれば、個々の基本単位回路の直流増幅器を構成する半導体素子の特性の違いに起因する出力オフセット電圧を除去または低減することができるため、ドットマトリクス駆動回路の複数の出力信号間のオフセット電圧の差が小さくなり、同一の入力信号に対してほぼ等しい出力信号が得られる。従って、ドットマトリクス型表示装置の表示品質を向上させることができる。


4. 図面の簡単な説明

第1図は、本発明のドットマトリクス駆動回路の第1の実施例の基本単位回路の回路構成図、第2図および第3図は、第1図の回路の動作原理を


説明するための回路構成図、第4図は、本発明のドットマトリクス駆動回路の第2の実施例の基本単位回路の回路構成図、第5図および第6図は、第4図の回路の動作原理を説明するための回路構成図、第7図は、従来のドットマトリクス駆動回路全体のブロック図、第8図は、従来のドットマトリクス駆動回路の基本単位回路の回路構成図である。

- 1…ドットマトリクス駆動回路
- 2…入力信号端子
- 3-1~3-N…サンプルホールド回路
- 4-1~4-N…直流増幅器
- 5-1~5-N…出力信号端子
- 6…入力信号端子
- 7…サンプルホールド回路
- 8…差動増幅器の非反転入力端子
- 9…差動増幅器の反転入力端子
- 10…差動増幅器
- 11…出力信号端子
- 12、26…入力信号端子


- 13…サンプルホールド回路
- 14…差動増幅器の非反転入力端子
- 15…差動増幅器の反転入力端子
- 16…差動増幅器
- 17、25、27…出力信号端子
- 18、20、21、22…スイッチ
- 19…コンデンサ
- 23、24…接地
- 28、40…入力信号端子
- 29…サンプルホールド回路
- 30…差動増幅器の非反転入力端子
- 31…差動増幅器の反転入力端子
- 32…差動増幅器
- 33、39、41…出力信号端子
- 34、36、37…スイッチ
- 35…コンデンサ
- 38…接地




第1図




第 2 図




第 3 図




第 4 図




第 5 図



第 6 図



第 8 図



第 7 図